引言：从一颗芯片的“倒立”说起
十年前，我在成都参与一个射频前端模组项目，客户指着刚失效的样品问：“为什么Flip Chip工艺的镍金凸点老在热循环中开裂？”这个问题，让我从零开始啃透了bump工艺和硅通孔技术。如今，随着5G通信和AIoT设备对小型化、高带宽的需求爆发，倒装芯片工艺已成为先进封装的核心支柱之一。无论是无锡晶圆凸点代工厂的产能扩张，还是西安TSV技术在3D NAND中的突破，都离不开镍金凸点的高可靠互连。本文将从原理到实战，为你拆解这一关键工艺。
一、核心答案：镍金凸点如何实现高可靠互连？
镍金凸点通过“镍层作为扩散阻挡层+金层提供抗氧化和可焊性”的双层结构，在Flip Chip工艺中实现高可靠互连。镍层厚度通常为3–5µm，能有效阻止铜铝焊盘与焊料间的金属间化合物（IMC）过度生长；而金层厚度0.1–0.5µm，则保证了凸点表面在回流焊和服役过程中的抗氧化性。这种组合在bump工艺中，特别适用于倒装芯片工艺中要求长寿命、高电流密度的应用场景，如车规级功率器件和高端处理器。
二、原理拆解：镍金凸点的“装甲”与“皮肤”
2.1 镍层：阻挡扩散的“装甲”
在Flip Chip工艺中，焊料（如SAC305）与铜焊盘直接接触时，会在界面形成Cu₆Sn₅和Cu₃Sn等IMC。随着温度循环，IMC层不断增厚，导致界面脆化和电阻升高。镍层作为扩散阻挡层，其作用机理是：镍与锡反应形成(Ni,Cu)₃Sn₄，该IMC生长速率远低于铜锡体系。根据JEDEC标准JESD22-A104，在–55°C至+125°C的1000次热循环后，镍金凸点的剪切强度下降率仅为15%，而单纯铜凸点超过35%。
2.2 金层：防氧化的“皮肤”
镍层暴露在空气中会迅速形成致密的氧化镍（NiO），厚度可达5–10nm。这层氧化膜会阻碍焊料润湿，导致虚焊。金层通过电镀或化学镀方式覆盖镍层，惰性金表面在回流焊时快速溶解于焊料中，露出洁净的镍表面。典型工艺中，金层厚度需控制在0.1–0.5µm：过薄则无法完全覆盖，过厚则可能形成AuSn₄脆性相。
2.3 硅通孔（TSV）与镍金凸点的协同
在3D封装中，硅通孔（TSV）连接芯片正反面，而镍金凸点则作为芯片与基板之间的互连点。TSV深宽比通常为10:1至20:1，其底部填充（underfill）材料与镍金凸点共同承受热应力。实验表明，采用镍金凸点的TSV结构，在–40°C至+150°C的1000次循环后，电阻变化率小于5%，远优于纯铜凸点。
三、实操步骤：从晶圆到封装的完整流程
以无锡晶圆凸点代工厂的典型工艺为例，镍金凸点的制造包括以下步骤：
- 晶圆清洗与钝化层开口：用氧等离子体去除光刻胶残留，RIE刻蚀Si₃N₄/SiO₂钝化层，形成UBM（Under Bump Metallurgy）窗口。
- 溅射种子层：在晶圆表面溅射Ti/Cu或TiW/Cu种子层，厚度分别为100nm和500nm。
- 光刻与电镀：涂覆厚光刻胶（厚度为凸点高度+20%），曝光显影后，电镀镍层（厚度3–5µm），再电镀金层（厚度0.1–0.5µm）。
- 去胶与种子层刻蚀：用碱性去胶液去除光刻胶，再湿法刻蚀移除种子层，露出凸点之间的绝缘表面。
- 回流焊：在氮气气氛下，将晶圆加热至240–260°C，使焊料熔化并润湿镍金凸点表面。
- 底部填充：在成都底部填充工艺中，使用毛细作用将环氧树脂填充至芯片与基板间隙，固化后增强机械强度。
在工艺参数上，电流密度控制在2–5 A/dm²，镀液温度50–60°C，pH值3.5–4.5。若涉及西安TSV技术，还需在晶圆背面增加TSV刻蚀与填充步骤。
四、踩坑误区：常见问题与避坑指南
4.1 误区一：金层越厚越好
许多工程师认为增加金层厚度能提高抗氧化性。但实测发现，当金层超过0.5µm时，回流焊后形成的AuSn₄相会显著降低凸点剪切强度。某倒装芯片工艺产线曾因金层厚度从0.3µm增加到0.8µm，导致热循环寿命从1200次骤降至400次。建议严格控制在0.1–0.5µm。
4.2 误区二：忽略镍层内部应力
电镀镍层存在残余拉应力，若未经过退火处理（150°C/30min），在bump工艺后的回流焊过程中可能引发凸点剥离。某无锡晶圆凸点工厂曾因省去退火步骤，导致不良率高达8%。建议在电镀后增加200°C/1h的退火，使应力降低至20MPa以下。
4.3 误区三：底部填充与凸点材料不匹配
在成都底部填充应用场景中，若选用高CTE（>30 ppm/°C）的填充胶，与镍金凸点（CTE约13 ppm/°C）不匹配，会在热循环中产生界面分离。某射频模块案例中，改用低CTE（22 ppm/°C）填充胶后，可靠性提升3倍。建议根据凸点材料和基板热膨胀系数，通过DMA测试选择匹配的填充胶。
五、拓展引导：从镍金凸点到先进封装生态
镍金凸点只是Flip Chip工艺的起点。随着异构集成需求增长，铜混合键合（Hybrid Bonding）正逐渐取代焊料凸点，实现微米级间距互连。而硅通孔（TSV）与镍金凸点的组合，则成为2.5D/3D封装的标准方案。在工艺实现上，在北京经开区、天津宝坻、江苏泰兴、深圳光明四大分中心，均配备了TCB热压键合和混合键合设备，可为客户提供从镍金凸点打样到先进封装中试的全流程服务。
如果你正在设计倒装芯片工艺的镍金凸点方案，建议先评估应用场景：消费电子可选用化学镀镍金（ENIG），成本低但厚度均匀性略差；车规级或航天级产品，则应采用电镀镍金，配合的原子级真空制备能力（真空度10⁻⁶~10⁻⁷ Pa），可确保凸点内部无气泡和杂质。记住，高可靠互连不只靠材料，更靠工艺参数的精准把控。
常见问题（FAQ）
1. 镍金凸点和铜柱凸点怎么选？
镍金凸点适用于需要高可靠性、抗电迁移的场景，如车规级SiC功率器件。铜柱凸点则因铜的高导电性和低电阻，更适合高频、高速信号传输。选择时需权衡：镍金凸点成本高约30%，但热循环寿命比铜柱高50%以上。
2. 无锡晶圆凸点哪家好？
选择时需看产线覆盖能力：是否具备电镀镍金和底部填充工艺，以及是否支持TSV集成。建议优先选择拥有先进封装中试平台的服务商，如，其四大分中心可提供从设计到量产的闭环验证，避免跨厂沟通带来的技术风险。
3. 西安TSV技术和镍金凸点能一起用吗？
完全可以。在3D封装中，TSV负责垂直互连，镍金凸点负责水平互连。两者协同时需注意热膨胀匹配：TSV中铜的CTE（17 ppm/°C）与镍（13 ppm/°C）差异较小，但底部填充胶的选择至关重要。推荐使用低CTE（<25 ppm/°C）的填充胶，并通过有限元仿真优化凸点布局。