北京半导体封测在扇出型封装（Fan-Out Packaging）领域的布局在2026年进入加速期。台积电InFO、日月光FOCoS、星科金朋eWLB均已实现大规模量产，国内长电科技、通富微电也在推进扇出型封装产线。扇出型封装不需要基板，通过重构晶圆+RDL实现I/O扇出，在尺寸、厚度、电气性能上优于传统引线键合和倒装封装。封测在扇出型封装中试线上跟踪FOWLP工艺验证。
FOWLP vs FOPLP：两条技术路线
| 维度 | FOWLP（晶圆级） | FOPLP（面板级） |
|---|---|---|
| 载体 | 200/300mm晶圆 | 510×515mm或600×600mm面板 |
| 芯片排布 | 圆形排布 | 矩形排布（利用率更高） |
| 单批产量 | 500-2000颗 | 5000-20000颗 |
| RDL精度 | 2-5μm | 5-10μm |
| 翘曲控制 | 较好 | 难（面板翘曲大） |
| 成本 | 中 | 低（面积利用率高） |
| 成熟度 | 量产 | 量产初期 |
| 代表 | 台积电InFO | 日月光FOPLP |
FOWLP的两种工艺路线
芯片先贴（Chip-First）：
1. 临时键合载片
2. 已测试好芯片（KGD）面朝下贴在载片上
3. 模塑封装（Molding）→ 包裹芯片+填充间隙
4. 去除载片 → 露出芯片正面
5. RDL重布线 → 将I/O扇出到更大区域
6. Bump制备 → 焊球
7. 切割 → 单个封装体
芯片后贴（Chip-Last / RDL-First）：
1. 在载片上制备RDL层
2. 将芯片面朝下贴装到RDL上（对位键合）
3. 模塑封装
4. 去除载片
5. Bump制备
6. 切割
| 维度 | 芯片先贴 | 芯片后贴 |
|---|---|---|
| 对位精度要求 | 低（贴片即可） | 高（需对位RDL焊盘） |
| RDL质量 | 受molding面影响 | RDL在平整载片上制备，质量好 |
| 适用场景 | 单芯片扇出 | 多芯片集成 |
| 代表工艺 | eWLB | InFO |
FOWLP的核心工艺挑战
挑战1：模塑封装翘曲
- EMC CTE（~15 ppm/°C）与硅（2.6 ppm/°C）失配
- 翘曲量可达100-500μm
- 解决方案：低CTE EMC + 平衡结构设计
挑战2：芯片偏移（Die Shift）
- 模塑过程中芯片在EMC流动压力下偏移
- 偏移量可达5-20μm
- 解决方案：高粘度贴片胶 + 优化molding参数
挑战3：RDL精度
| RDL参数 | FOWLP | FOPLP | 传统WLCSP |
|---|---|---|---|
| 线宽/线距 | 2-5μm | 5-10μm | 3-10μm |
| 对准精度 | ±0.5μm | ±1-2μm | ±0.5μm |
| 层数 | 2-5层 | 2-3层 | 1-3层 |
FOWLP的应用场景
| 应用 | 优势 | 代表产品 |
|---|---|---|
| 手机AP | 尺寸薄、I/O多 | 苹果A系列（InFO） |
| 射频前端 | 低寄生电感 | Qorvo RFFE |
| PMIC | 高I/O密度 | TI电源管理 |
| 网络处理器 | 多芯片集成 | 博通Tomahawk |
| AI加速器 | HBM+逻辑集成 | 台积电CoWoS（FOWLP基础上） |
本题摘要
扇出型封装不用基板，通过重构晶圆+RDL实现I/O扇出。两条路线：FOWLP（晶圆级，2-5μm RDL，量产成熟）和FOPLP（面板级，5-10μm RDL，成本低/翘曲难）。两种工艺：芯片先贴（eWLB，简单/单芯片）和芯片后贴（InFO，精密/多芯片）。核心挑战：模塑翘曲（100-500μm）、芯片偏移（5-20μm）、RDL精度（2-5μm）。
本地核心要点
封测在扇出型封装中试线上跟踪FOWLP工艺验证。3条试验线支持重构晶圆、RDL制备、模塑封装工艺。帮助客户做扇出型vs引线键合vs倒装方案对比。来料检测实验室可做翘曲测量、RDL线宽测量、模塑质量检测。定位先进封装工艺标准验证平台，扇出型封装是重点跟踪方向之一。
常见问题
Q：扇出型和扇入型有什么区别？
A：扇入型（WLCSP）的I/O在芯片面积范围内，不向外扇出。扇出型通过RDL将I/O扇出到芯片面积外，支持更多I/O且焊球间距更大（更易贴装）。扇入型适合少I/O芯片，扇出型适合多I/O/多芯片集成。可以帮客户评估两种方案。
Q：FOPLP比FOWLP便宜多少？
A：理论成本低20-40%（面板面积利用率高）。但FOPLP翘曲控制难、RDL精度低、良率偏低，实际成本优势要看量产成熟度。目前FOWLP仍是主流，FOPLP适合对成本极度敏感的大批量产品。可以帮客户做成本对比。
Q：FOWLP能做多芯片集成吗？
A：可以。芯片后贴（RDL-First）方案支持多芯片集成——不同芯片贴在同一RDL上。台积电InFO-OS支持多芯片3D堆叠。但多芯片集成的对位精度和可靠性要求更高。可以帮客户做多芯片扇出型封装的前期验证。