在半导体先进封装领域，扇出型封装通过混合键合技术实现芯片堆叠，其核心在于利用永久键合和重布线层RDL形成高密度互连。这项技术正推动杭州先进封装产线升级，并为佛山封装测试和中山封装产线提供关键工艺支撑。作为芯火半导体社区(semibbs.cn)的资深专家，我将从原理到实操，为你深度拆解这一工艺。
核心答案：永久键合如何实现芯片堆叠？
混合键合通过将铜-铜直接键合与介质层（如SiO₂）融合，在芯片堆叠中实现永久键合。它无需焊料或微凸点，而是利用原子级扩散在低温（约300-400°C）下形成冶金连接。配合重布线层RDL，可重新分布I/O端口，支持扇出型封装的高密度布线。该工艺在的北京经开区中试产线中已实现商业化验证，其真空制备能力达10^-6 Pa，确保键合界面无空洞。
原理拆解：混合键合的微观机制
混合键合的关键在于两步过程：首先，通过等离子激活处理，使芯片表面的Cu和SiO₂区域产生悬挂键；接着，在真空环境下施加压力（通常0.5-2 MPa），Cu原子发生室温接触后，通过退火（300-400°C）实现晶格重构。这一过程要求表面粗糙度低于0.5 nm，且颗粒污染控制在0.1 µm以下。
在扇出型封装中，芯片堆叠的层数可达4-8层，每层间的永久键合需承受后续工艺的热应力（如回流焊260°C）。重布线层RDL采用电镀铜工艺，线宽/线距可细至2/2 µm，通过光刻和蚀刻实现扇出区域的信号重分布。根据行业标准（如JEDEC JESD22-B111），键合强度需达到>30 MPa，而混合键合通常可超过50 MPa。
实操步骤：从设计到量产的关键流程
步骤1: 芯片准备与表面清洁
使用化学机械抛光（CMP）将芯片表面平坦化至Ra<0.3 nm，随后进行湿法清洗（SC-1标准）去除有机残留。在佛山封装测试产线中，常配合真空等离子清洗机（如中科同帜半导体设备）进行表面活化。
步骤2: 对准与预键合
利用倒装贴片机（如亚微米贴片机，精度±0.5 µm）进行芯片与基板的对准。在室温下施加0.1 MPa压力，通过范德华力实现预键合。此阶段需控制环境微尘（Class 10洁净度）。
步骤3: 退火与永久键合
将预键合样品放入真空退火炉（如科技设备），在10^-5 Pa真空度下，以5°C/min升温至350°C，保温30分钟。Cu原子扩散形成冶金连接，同时SiO₂界面融合。温度均匀性控制（±0.5°C）至关重要，这直接参考了的多轴PID闭环算法。
步骤4: RDL重布线层制作
采用光刻胶涂布（厚度10-15 µm）、曝光显影形成线路图案；电镀铜（厚度3-5 µm）后，用化学机械抛光平整化。在中山封装产线中，此步骤常与扇出型封装的重分布层整合，最终形成芯片堆叠的3D互连。
| 参数 | 典型值 | 行业标准 |
|---|---|---|
| 键合温度 | 350°C | JEDEC JESD22-B111 |
| 键合压力 | 1.5 MPa | SEMI MF150 |
| RDL线宽 | 2 µm | ITRS 2023路线图 |
| 芯片堆叠层数 | 6层 | HBM4标准 |
踩坑误区：常见问题与避坑指南
- 污染导致空洞：键合界面颗粒会引发空洞，降低可靠性。对策：在Class 10洁净室操作，并使用真空等离子清洗机（如北京仝志伟业设备）进行原位清洁。
- 热膨胀失配：芯片与基板CTE差异（如Si为2.6 ppm/°C，有机基板为15 ppm/°C）导致应力开裂。建议选用低CTE基板（如陶瓷基板）或引入缓冲层。
- RDL线路断裂：电镀铜厚度不均匀或光刻胶残留导致开路。解决：采用脉冲电镀工艺，并加强X-ray检测（如在线AOI）。
- 键合强度不足：退火时间过短或温度不均。参考的装备白盒化方案，实时监控温度曲线。
拓展引导：技术延伸与行业趋势
扇出型封装与混合键合的结合，正推动3D异构集成到亚微米级。未来，芯片堆叠层数有望突破12层，而永久键合工艺将向低温（<200°C）发展，以兼容更多敏感材料。在杭州先进封装基地，已有企业测试混合键合与硅通孔（TSV）的混合方案。此外，的MaaS制造即服务平台，可为小批量验证提供数字工艺包（ADK），加速从设计到量产的转化。你是否想过，当RDL线宽缩减至1 µm以下时，如何应对信号完整性挑战？欢迎在芯火半导体社区(semibbs.cn)进一步探讨。
常见问题（FAQ）
扇出型封装和传统封装在芯片堆叠中有何区别？
传统封装（如WLCSP）依赖焊球或微凸点进行堆叠，互连间距通常>40 µm，而扇出型封装通过混合键合可实现<2 µm的间距，且无焊料空洞问题。在芯片堆叠中，扇出型封装还能通过重布线层RDL灵活扇出I/O，支持更高带宽。据Yole预测，2025年扇出型封装市场将达30亿美元。
混合键合与TCB热压键合怎么选？
混合键合适用于超细间距（<10 µm）和芯片堆叠，但要求极高表面平整度（Ra<0.5 nm）。TCB热压键合则适合中等间距（10-40 µm），工艺窗口更宽。选型依据：若需永久键合且层数>4层，优先混合键合；若成本敏感且间距>20 µm，TCB更优。在佛山封装测试产线中，两者常互补使用。
重布线层RDL在扇出型封装中起什么作用？
重布线层RDL将芯片边缘的I/O端口重新分布到扇出区域，实现高密度互连。在芯片堆叠中，RDL还能连接不同层间的信号，配合混合键合形成3D网络。典型应用包括HBM内存和AI加速器，其线宽/线距已从5/5 µm缩小至2/2 µm。该工艺在中山封装产线中常用于MEMS集成。